<< October 2018 | 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 >>
<< テクニカルエンジニア(エンベデッドシステム) H20 AM 問1〜問15 | main | テクニカルエンジニア(エンベデッドシステム) H20 PM1-1 >>

テクニカルエンジニア(エンベデッドシステム) H20 AM 問16〜問55


  • 抵抗とコンデンサからなる積分回路の出力波形は、最初のCR(秒)で、印加電圧の63%になる。さらに、2CR(秒)で、86%となる(0.63+(1-0.63)×0.63≒0.86)。
  • 問17 1つめのフリップフロップの出力が得られるまで、セットアップ時間+遅延時間=1.5ns。組み合わせ回路の出力が得られるまで、2ns。2つめのフリップフロップの出力が得られるまで、0.5ns(クロックスキュー時間とセットアップ時間を考慮しても、組み合わせ回路の出力までにセットアップは終わっているため、遅延時間のみ考慮)。∴1サイクル=4ns。
  • RS型フリップフロップは、S=1でQ=1(セット)、R=1でQ=0(リセット)、S=R=0でQを保持、S=R=1は結果不定。
  • JK型フリップフロップは、Jのみ1でQ=1、Kのみ1でQ=0、J=K=0でQを保持。J=K=1でQを反転。
  • D型フリップフロップは、クロック入力時のD入力をQに出力。
  • ツイストペア線のインピーダンスは、約600Ω。
  • モノリシックカーネルでは、サービスがカーネルと一体化されているため、切り替えの回数が少ない。

ss2004 * エンベデッドシステムスペシャリスト * 08:12 * comments(0) * trackbacks(0)

コメント

コメントする









トラックバック

このページの先頭へ